
Abstract of JP 63137413 (A)

PURPOSE:To alleviate the difference in lattice constants between a substrate and an operating layer and to prevent the desorption of an element from the substrate, by forming a very thin compound semiconductor layer between the compound semiconductor substrate and a compound semiconductor operating layer. CONSTITUTION:A GaAs layer 2 as a very thin compound semiconductor layer, whose dissociation temperature is higher than that of a substrate 1, is grown on a semi-insulating InP substrate 1 as a compound semiconductor substrate by three atomic planes. Thereafter the layer 2 undergoes elastic deformation, and the lattice constant of the layer 2 in the planar direction is brought close to the lattice constant of the substrate 1. Then an In0.75Ga0.25As operating layer is formed as a compound-semiconductor operating layer on the layer 2. Thus the difference in lattice constants between the substrate 1 and the layer 3 is alleviated. The dissociation of elements from the substrate 1 can be prevented by the layer 2. The substrate temperature is increased in the forming step of the layer 3 and remaining impurity gas can be decreased. As a result, the excellent electric characteristics can be implemented.



卵日本国特許庁(JP)

⑩ 公 開 特 許 公 報 (A) 昭63-137413

@Int_Cl.4

識別記号

厅内整理番号

43公開 昭和63年(1988)6月9日

H 01 L 21/20 21/203 7739-5F 7630-5F

21/26 27/15

6819-5F B - 8122 - 5F

審査請求 未請求 発明の数 1 (全6頁)

69発明の名称

化合物半導体装置

创特 願 昭61-285111

四出 願 昭61(1986)11月29日

四発 明 者 松 居 祐

大阪府大阪市此花区島屋1丁目1番3号 住友電気工業株

式会社大阪製作所內

住友電気工業株式会社 **犯出** 願

大阪府大阪市東区北浜5丁目15番地

四代 理 人 弁理士 深見 久郎 外2名

> 細 111

1. 発明の名称

化合物半遊体装置

2. 特許請求の範囲

化合物半導体整板上に該化合物半導体 抵板よりも解離温度の高い化合物半導体極薄層を 形成し、該化合物半導体極薄層を弾性変形させる ことにより、該化合物半導体極薄層の平面方向の 格子定数を前記化合物半導体整板の格子定数に近 づけ、該化合物半導体極薄層上に化合物半導体動 作器を設けたことを特徴とする、化合物半導体装 謂。

(2) 前記化合物半導体基板がIn Pであり、 前記化合物半導体極薄層がGaAsであり、前記 化合物半導体動作層が Inx Gai-x As (O. 53 ≤×≤1) であることを特徴とする、特許請 求の範囲第1項記載の化合物半導体装置。

3.発明の詳細な説明

[産業上の利用分野]

この発明は、化合物半導体装置に関するもので

あり、さらに詳しくはICやLSIとして用いる マイクロ波索子あるいは発光・受光素子として使 用する化合物半導体装置に関するものである。 [従来の技術]

発光・受光素子の動作層としては、光ファイバ の伝送損失が約1.55μ 間帯で最も低くなるこ とに関連して、Ino.s · Gao.4 7 As などが 従来からよく用いられている。分子線エピタキシ ャル(以下MBEという)成長法を用いた多重型 子井戸型発光素子に関しては、K. Alavi他; E lectronics Letters 17th March 1983 Vol. 19. No.6. P 227などに記述されており、通常 のレーザに関してはW. T. Tsang: J. Appl. phys. <u>52</u> (6) , June 1981, P 3861などに記述 されている。

MBE法を用いて作製される半導体装置として は、高電子移動度トランジスタ(以下HEMTと いう)が最近注目されている。このHEMTにつ いても、従来動作題としては、GaAs が用いら れていたが、In Ga As の室温での電子移動度 が G a A s よりも大きく、また上述の発光・受光 索子と同一の建板上で集積化が可能なことから、 In G a A s を動作層に用いる試みがなされてい る。このような試みに関しては、たとえば、T・ J. Drummond 他; J. Appl. Phys. <u>53</u>(5)。 May 1982, P3654に記述されている。

[発明が解決しようとする問題点]

ところで、「nxGai-xAs 混晶化合物半導体の空温における電子移動度は、X値が大きのではなり有利であることが知られている。それにもかかわらず、動作暦として従来から「no.s。Gao.4、As と平均の原子間がほぼ同じ基板、すなわち格子整合性のの原子間をして、「nxGai-xAs を動作がよしたがって、従来、「nxGai-xAs を動作がより、「nP基板上は「nP基板上の「nP基板上の「nPAによっている。これは「nxGai-xAs を形成した形をとっている。これは「nxGai-xAs を形成した形をとっている。これは「nxGai-xAs を形成した形をとっている。これは「nxGai-xAs を形成した形をとっている。これは「nxGai-xAs を形成した形をとっている。これは「nxGai-xAs を形成した形をとっている。これは「nxGai-xAs を形成した形をとっている。これは「nxGai-xAs を形成した形をとっている。これは「nxGai-xAs を形成した形をとっている。これは「nxGai-xAs を形成した形をとっている。これは「nx Gai-xAs には、「no.s。これは「nx Gai-xAs には、「no.s。これは「nx Gai-xAs には、「nx Gai-xAs には、「nx Gai-xAs にはいる。これは「nx Gai-xAs にはいる。これはい

厚みであることが必要である。動作圏の厚みがこ れ以上に厚くなると、ゲート電極に電圧をかける ことによって空乏窟の厚みを拡げ、動作層内への 徴流を完全に遮断することが困難になるからであ る。ところが、GaAS 基板上にInAs 層を約 Ο. 2μm 程度の厚みで直接形成した場合には、 Ga As 層とIn As 層の格子定数の差が大きい ために、電子移動度は厚みが厚いときの約20% まで低下してしまう。このため、【NAS 層を直 接Ga As 基板上に形成せずに、In x Ga 1-x As やIny Ali-y As などを用いて、組成値 XまたはYをOから1に階段状または連続的に変 化させることによって、GaAs 基板上にパッフ ァ翳を形成した後、In As 暦を形成する試みが なされている。これに関しては、C. A. Chang: Collected Paper of MBE-CST- 2. 19 82. Tokyo, P 131に記述されている。

しかしながら、このような構造でトランジスタを形成しても、バッファ間の相成がIn As に近づくにつれて気抵抗値が著しく低下するため、ゲ

1-x As の組成値 Xが、 O . 5 3 から大きくずれると、 In P上に直接形成した In x Ga 1-x As 図の表面形態が悪くなってしまうからである。これに図しては、本願発明者他により電気学会電子材料研究会(昭和 5 7年 1 1 月 1 7 日)で発表されている。

また、一般にIn As 顧を形成させる場合には、 基板としてGa As 基板が用いられている。In As とGa As の格子定数の差は、In As とI n Pとの格子定数の差よりも大きいにもかかわらず、表面状態の良好なIn As 層が得られるから である。このように、Ga As 基板上に直接In As を形成した場合においてもIn As 層の厚み が2 μm 以上の場合には高いてもIn As 層の厚み が2 μm 以上の場合には高いても「n As 層の厚み が2 μm 以上の場合には高いでも「n As 層の厚み が2 μm 以上の場合には高いでも「n As 層の厚み が2 μm 以上の場合には高いでも、C. A. Chang; Col lected Paper of MBE-CST-2、1982、 Tokyo、P 131に記述されている。しかしながら、 通常、電界効果トランジスタなどの動作層として 別いるためには、O. 1 μm ~ O. 3 μm 程度の

ート電極に電圧をかけて【n As 脳内に流れる電流を遮断した際、下のバッファ 圏内の電気抵抗の低い領域を電流が流れてしまい、トランジスタの漏洩電流の原因になるという問題を生じた。

したがって、現在においては、In P越板またはIn P閣の上に、In o..., Ga o..., As 履を形成し、これを動作圏とした発光・受光素子やトランジスタが専ら作製されている。

ところで、In P上にMBE法によって動作圏を形成する場合には、以下に掲げるような問題を生じる。すなわち、英空中におけるIn Pの解離 温度は約350℃と低いため、通常In。。。。Ga。。,As を成長させるときの温度である約50℃前後に昇温するには、In P表面からのPの脱離を防止しなければならない。このPの脱離の防止方法として、In P表面にAs 分子線を照射することが行なわれている。これに関しては、たとえばH. Suglura他: Collected Paper of MBE-CST-2, 1982, Tokyo, P 255に記述されている。

また、As 分子線の代わりにP分子線を照射す ることによっても、In PからのPの脱離を防止 することが可能であるが、In PからのPの脱離 が起こる前に Ino.s. Gao.4 7 As 層を形成 するためには、P分子の排気を瞬時にして行なう ことが必要となる。しかし、Pの飽和蒸気圧は複 めて高いため、一般にMBE法においてP分子の 排気を解時にして行なうことは困難である。した がって、AS分子を照射する方法が一般に用いら れている。しかし、このようなAS分子線を照射 する方法においても、従来より種々の問題がある。 すなわち、In P基板温度が高くなるほど、Pの 脱維を防止するために必要なAs分子粮強度は増 大する。たとえば、550℃では約10° 5 Tor r 、590℃では10~ 5 Torr のAs 分子線が 必要であると言われている。これに関しては、た とえば、H. Sugiura他; Collected Paper o f MBE-CST- 2, 1982, Tokyo, P 256K 記述されている。ところが、Ⅲ族(Ga、 In な ど)分子線強度に対してAS分子線強度があまり

この発明の目的は、上述の問題を解消するためになされたものであり、格子定数の相違を緩和し、かつ基板からの元素の脱離が有効に防止された化合物半導体装置を提供することにある。

[問題点を解決するための手段]

この発明の化合物半導体装置では、化合物半導体装板上に該化合物半導体装板よりも解離温度の

高い化合物半導体板薄層を形成し、該化合物半導体板薄層を弾性変形させることにより該化合物半導体極薄層の平面方向の格子定数を該化合物半導体基板の格子定数に近づけ、該化合物半導体極薄層上に化合物半導体動作層を設けることを特徴としている。

[作用]

この発明の作用について説明するため、化合物 半導体基板としてIn Pを、化合物半導体極薄層 としてGa As を例示して、以下説明する。

In P基板またはIn P層上に、Ga As 確談を約50A以下の厚みで形成させた場合、Ga As 薄膜結晶は弾性変形により、第2図に示すようにその原子間隔が変化する。すなわち、本子 Ga As 結晶は、関亜鉛鉱型結晶であり、格子定数a (Ga As)はく001>、<100>のかずれの方向も約5.65AであるIn P基板上に形成されたGa As 薄膜は、正方晶変形しており、a 1 <a 2 ≤ a , になっている。但し、本来

の G a A s 結晶の格子定数 a (G a A s)は、 a 、 <a (G a A s) < a 2 の関係にある。

従来の方法では、1×10~ * Torr のAs分子線を照射しながらIn P基板を550℃に降温し、In P基板を500℃に降温し、In o. * , Ga o. * , As 層を形成している。これに対して、この発明のように、In P基板上にGa As 対験を約18A(約3原子面) 形成したものは、1×10~ * Torr のAs 分子線を取りしても、表面からのPの脱離はたがって、In P基板上にGa As 角を3原子ののはなって、In P基板上にGa As 層を3原子のにはけ形成することにより、1×10~ * Torr のAs 分子線を照射した状態で、一旦600℃に降温し、1n o. * , Ga o. * , As 層を形成することができる。

In P 基板上に G a A s を 3 原子面だけ形成した 後、 基板温度を一旦 6 0 0 ℃まで上昇させ、 その後 5 0 0 ℃まで降温させてから I n o.s 。 G a

~ 0、3 μη 程度であるので、この発明による化 合物半導体装置は、はるかに有効に利用され得る。 さらに、この発明による化合物半導体装置が優れ た電気的特性を示すのは、以下の理由によると思 われる。すなわち、この発明においては極薄層と してのGa As 脚をIn P は板上に形成しており、 Ga As 層の格子定数az は、ほぼ In P 整板の 格子定数asと等しくなっている。したがって、 その上に格子定数の大きなIn As 層やIn o.7 。GaoooAS層を形成した場合の格子不整は 約3%になる。これに対して、In As 層をGa AS基板上に直接形成する従来の場合には、格子 不盤が約7%となる。この結果、In As 層を直 接GaAS 禁板上に形成した場合に発生する界面 近傍の欠陥の数に比べて、In P 板上の G a A s 磨と In As 題との界面近傍の欠陥の数が著し く小さいため、優れた電気的特性が発揮されたも のと考えられる。

[実施例]

第1図は、この発明の一実施例である電界効果

また、In P基板表面上に従来のように直接In 和成の多い、たとえばIn o.7 i Ga o.2 i As やあるいはIn As 層などを形成した場合には、その表面状態は極めて凹凸の激しいものとなり電気特性も悪くなるが、この発明に従いIn P基板上にGa As 層を3原子面成長させたものは、In o.7 i Ga o.2 i As やIn As 層などをの上に形成しても、表面状態は焼面状であり、その電気的特性も従来に比べ若しく改善される。

また、比較として、GaAs 図2を形成させていない従来のFETを作製した(比較例)。これらのFETについて、電気的特性を測定した結果、この発明による実施例のFETは、比較例のFETに比べ著しく優れた電気的特性を発揮すること

がわかった。

動作圏であるIn x Ga 1-x As 圏の組成を O. 5 3 ≤ X ≤ 1 の範囲内で変化させて、上述の実施例と同様にしてFETを作製したところ、極薄層としての Ga As 圏を形成していないものに比べいずれも優れた電気的特性を発揮した。 を で 製し、 電気 的特性を 別定 したところ、 いずれも Ga As 圏が形成されていない FETに比べ優れた電気的特性を発揮した。 [発明の効果]

以上説明したように、この発明の化合物半導体装置では、化合物半導体装板と化合物半導体動作圏との間に、化合物半導体模薄圏を形成することにより、化合物半導体基板と化合物半導体動作圏との格子定数の相違が緩和され、その結果優れた電気的特性が発揮される。

また、化合物半導体極薄顔により、化合物半導体建板からの元素の脱離を有効に防止することが

子移動度を示した図である。第4図は、【n P 基板上にG a A s 層を 3 原子面だけ成長させその上に I n o. 7 s G a o. 2 s A s 層を形成した試料 c と、G a A s 整板上に直接 I n o. 7 s G a o. 2 s A s 層を形成させた試料 d との層の厚みに対する 電子移動度の関係を示した図である。

図において、1は化合物半導体整板としてのInP整板、2は化合物半導体板薄層としてのGaAs腐、3は化合物半導体動作層としてのIn。、、。Ga。、2。As動作層、4は酸化膜、5はゲート電極、6はソース電極、7はドレイン電極を示す。

特許出額人 住友電気工業株式会社 代 理 人 弁理士 深 見 久 郎 (ほか2名)




でき、このため、動作層の形成工程において 基板 温度を従来よりも高めることができるため、 残留 不利ガスを若しく低減することができ、 優れた 電気的特性を発揮させることができる。

なお、作用および実施例においては、化合物半 導体基板としてIn P、化合物半導体極線解とし てGaAs 解、化合物半導体動作層としてIn x Ga1-x As 層を例示したが、この発明ではこれ らのものに限定されることなく、その他の種類の 化合物半導体にも適用され得ることは言うまでも ない。

4. 図面の簡単な説明

第1回は、この発明の化合物半導体装置の一実施例であるFETを示す概略断面図である。第2 図は、1n P基板上のGaAs層内の格子の弾性変形を説明するための図である。第3図は、In P基板上にGaAs層を3原子面だけ成長させ、その上にIn。。。Ga。。7As層を形成した試料aと、In P基板上に直接In。。。Ga。。4As層を形成した試料bの各温度における電



第2図

